ばらつきに対するAnova Solutionsのソリューション
Skipすでに多くのEDAベンダーが「統計的設計ツール」として、SSTA（Statistical Static Timing Analysis：統計的静的タイミング解析）、アナログ回路のばらつき耐性評価などの機能を提供しています。ただ、それらの多くはポイントソリューションであり、また単に過剰マージンの削減を目的とするだけでは効果がないとも言われています。
Anova Solutions, Inc.は、SAP（Statistical Analysis Process）というコア技術を用いて、ばらつきに関連するデータを統合的に扱うことにより、Design
for Yieldのトータルソリューションを実現します。ChronoVAおよびChipScopeは、そのソリューションの中核となるEDAツール群で、以下のような構成になっています。
この特徴を挙げると、以下のようになります。
- お客様の既存の設計フローを変えることなく、統計的な解析・最適化の機能をアドオン。
- デバイスレベルからフルチップレベルまで共通の統合ばらつきモデルを使用。
- ロジック回路、アナログ回路のそれぞれに対応する適切な検証機能を提供。伝送路なども含めた総合的なタイミング検証が可能。
- タイミングだけでなく、リーク電力を同時に評価。
- グローバルばらつきを考慮して、歩留り向上と低消費電力化を両立する最適化ソリューションを提供。
これらの特徴が評価され、ChronoVA/CAおよびChronoVA/PAは、TSMC（Taiwan Semiconductor Manufacturing Company, Ltd.）のリファレンス デザイン フロー 10.0 において、統計的タイミング解析ツールとして採用されました。
TopAnova Solutionsの統計的設計技術の応用とメリット
Anova Solutionsの統計的設計技術を応用すると、具体的には次のようなメリットが得られます。
- 回路特性のばらつき依存性やレイアウト依存性を評価。
- VthやLの狙い目を変化させた場合の特性や歩留りを予測。
- What-if分析を通じて、設計をロバスト化。
- グローバルなプロセス変化への対応。
- プロセスの経時変化に対応した回路特性を予測し、コーナー条件や最適製造条件を提示。
- 異なる製造ラインへの移管時にも、特性や歩留りを事前に把握可能。
- 再シミュレーション（SPICE）なしでライブラリーをリターゲット。
- 従来のマルチコーナー条件に合せたタイミングライブラリーを容易に生成。
- 性能と低消費電力の要求を両立させる動作条件を提示。
- 製品毎に、性能を保証しつつ全体の消費電力を削減できる、最適Vthなどの製造条件や最適電源電圧を提示。
動作環境
Anova Solutionsのツールは、現在以下の動作環境でサポートしています。
オペレーティングシステム
Redhat Enterprise Linux 3（RHEL3）およびそのアップデート版
Redhat Enterprise Linux 4（RHEL4）およびそのアップデート版
Redhat Enterprise Linux 5（RHEL5）
ライセンスサーバーに関しても同様
ハードウェア・プラットフォーム
X86 Intel and AMD 32bit アーキテクチャ
X86_64 Intel-EMT64 および AMD-AMD64 アーキテクチャ（Intel-Itanium (IA64) アーキテクチャを除く）
Anova Solutions, Inc.について
Anova Solutions, Inc.は、半導体設計と製造で課題となるプロセスばらつきを解析し、設計と製造のそれぞれに対して共通の最適化指標を与え、設計品質の向上、製品価値の向上を目指した、統計的設計解析・最適化ツールを開発し、普及に努めています。現在のLSI設計で標準的に用いられているタイミングモデル、ECSM（Effective Current Souce Model）を開発した技術者集団によって2003年に設立されました。社長（CEO）は Jun Li、アメリカ、カリフォルニア州のSanta Claraに本社があります。また株式会社アノーバ・ソリューションズは、同社の日本法人です。
ケイレックス・テクノロジーは、Anova Solutions, Inc.の提携パートナーとして、Anova Solutionsのツールを用いた設計フローの提案、データ分析、ライブラリ作成などのサービスを提供し、お客様のご要望に合わせた総合的な「対ばらつきソリューション」を提供するためのコンサルティングを行っています。
Back