EDA関連ソフトウェア
ケイレックスは、下記のEDA関連ソフトウェアおよび半導体IP製品を使用するに当たっての各種サービス（利用フローの提案および構築、お客様の既存の設計フローとのインタフェース開発、必要なライブラリー開発、データ変換、フロー検証、等）を提供しています。また関連して、ライセンスの販売代理も行っています。
| 製品名 |
説明 |
| AMBAバス対応検証IP （アクティブテクノロジー製） |
ARMプロセッサを搭載したシステムで、AMBAバス（AXIまたはAHB）に接続される機能ブロックの検証を効率化することができる検証IPです。SystemVerilogで記述されており、SystemVerilogを扱えるシミュレータ上で利用することができます。 |
| 統計的設計検証ツール (アメリカAnova Solutions製） |
ローカルばらつきおよびグローバルな特性シフトを考慮した統計的タイミング解析および消費電力解析を行います。セルベースのSSTA（統計的静的タイミング解析）、統計的回路シミュレーションなどの機能があります。またグローバルな特性変動モデルは、製造における歩留り管理にも応用することができます。 |
| CrossFire™ (オランダFenix-DA製） |
ライブラリーの品質検査ツールです。ライブラリーの一貫性（たとえば、スケマティック、論理記述、タイミング記述、SPICEモデル、データシート等の各ピン名の整合性）を検査します。 |
| STEERSIP （株式会社ひびきのシステムラボ製） |
STEERSIPはフル３次元でSiP (System in Package) の設計を支援するツールです。レイアウト情報を構築し、ネットリスト情報を使用した自動レイアウトも可能です。 |
| SISPlanner 簡易フロアプラナー |
階層構造を持ったVerilogネットリストを入力し、グラフィック表示を用いてフロアプランを行うことができる、フル階層設計対応の簡易フロアプラナーです。大規模SoCチップ設計における初期フロアプランの検討、SIP実装のためのチップ分割などに応用できます。 |
| VIP Lane® (フランスSatin Technologies製） |
チップ設計、IP設計のQAサインオフツールです。サインオフに必要な手順を尽くしたか、結果は問題なかったかというような、検証手順の一貫性を検査をします。大規模・複雑なチップ設計において、分担して設計した各パーツがチップレベルで集積して問題ないかという検査など、グループウェアとしての応用にも適しています。 |
| OASISmark2005 （株式会社半導体先端テクノロジーズ Selete製） |
OASISフォーマットで提供される検査データ群です。
OASIS関連のEDAツールの新規開発、導入またはバージョンアップ時の機能チェックや性能評価をテスト・検査するデータを提供します。 |
| STARCAD-21® （株式会社半導体理工学研究センター STARC）製） |
株式会社半導体理工学研究センター（STARC）が、独立行政法人新エネルギー・産業技術総合開発機構（NEDO）の支援を受けて開発した、90nm以降の最先端テクノロジーにおけるSoC（System
on a Chip）設計のための設計メソドロジーとそのリファレンスフローです。階層設計、低消費電力設計、ハンドオフ基準等の各種ノウハウが集められています。 |
| Askek マスク 欠陥判定緩和支援システム （株式会社半導体理工学研究センター STARC製） |
旧㈱先端SoC基盤技術開発で開発されたマスク検査装置の検査結果と設計データ（GDSデータ）を対比して、マスク欠陥の修正をするか否かを判定するシステムです。
判定は、欠陥修正判定ルールに従い、マスク欠陥の重要度分析を行うことで実施します。 |
| Time Machine® （米国Solution-Soft製） |
ログインのユーザーごとに、独立してサーバーのシステムクロックをバーチャルクロックに変更できます。
Webアプリケーション等でサーバーのシステムクロック（日時・時刻）をアプリケーション単位に設定できるため、他のアプリケーションを気にせずに時刻を進めたり戻したりでき、時刻を扱うアプリケーションのテスト、トレーニング等に使用できます。 アプリケーションの修正は不要であり、すでに、欧米を中心に非常に多くのライセンスが使用されています。 |
| データ圧縮ツール （米国Solution-Soft製） |
ギガバイトオーダのGDS-IIまたはMebesデータを圧縮するツールです。
海外とのデータ転送用ツールも別途に提供されます。ディスクサイズ削減、バックアップ利用、データ転送などに最適です。 |
| 分散型データ同期システム |
ネットワークに分散した設計データの同期管理、各ターミナルでのローカルな編集データのチェックイン/チェックアウト等の管理を行います。 |
|
Top
Back