2010年8月18日	ケイレックスのパートナー、GRID Simulation Technology社は、業界初のSPICE精度の、大規模階層的並列処理のエレクトロマイグレーション・電源電圧降下解析ツール NanoRAIL-TR™ を発表しました。
	関連記事　2010年8月18日 "GRID Simulation Technology Announces NanoRAIL-TR for EMIR Simulation and Sign-off for Mixed-signal, Memory, Analog, and I/O Circuit Designs" EDACafe <英語>
	関連記事　2010年8月20日 「チップのPI解析に向けた回路シミュレータを米国EDAベンチャーのGRIDが発表，東芝が前向きの評価」 日経BP社 Tech-On！
2010年8月10日	ケイレックスのパートナー、GRID Simulation Technology社（GRID）は、Virage Logic社（Virage）のVIP Partner Programに参加したことを発表しました。Virageは、同社のメモリーIPを使用する設計のパワーインテグリティを保証するために、GRIDのツールに期待しているとコメントしています。
	関連記事　2010年8月10日 "GRID Simulation Technology Joins Virage Logic VIP Partner Program" EDACafe <英語>
2010年7月21日	独立行政法人新エネルギー・産業技術総合開発機構（NEDO）が実施する平成22年度「イノベーション推進事業（研究開発型ベンチャー技術開発助成事業）」に、ケイレックスが提案した「LSI搭載応用システムのノイズ解析・対策システムの開発とSaaSによる実用化」が採択されました。
	独立行政法人新エネルギー・産業技術総合開発機構（NEDO）の発表 2010年7月21日 「平成22年度「イノベーション推進事業（産業技術実用化開発助成事業、研究開発型ベンチャー技術開発助成事業、次世代戦略技術実用化開発助成事業）」に係る助成事業の決定について」
2010年6月16日	第47回Design Automation Conferenceにおいて、富士通VLSI株式会社が、ケイレックスのパートナー、アノーバ･ソリューションズ社とともに、アノーバの統計的タイミング解析ツールを40nmおよび28nmプロセス製品のサインオフに使用することを発表しました。
	関連記事　2010年6月18日 「富士通VLSIらが，40nm／28nmに向けた「スケーラブル」なSSTAを構築」 日経 Tech-On！
2010年6月13日	ケイレックスのパートナー、GRID Simulation Technology社は、Si2主催のDesign for Manufacturing Coalition Workshopにおいて、先進的なSoC設計にはEMIR（Electro Migration and IR drop）解析における正確さとインターオペラビリティーが不可欠であることを訴えました。
2010年6月8日	ケイレックスのパートナー、Satin IP Technologies社は、社名をSatin Technologiesに変更しました。
2010年6月1日	アメリカのGRID Simulation Technologies社（GST）（本社：カリフォルニア州 モーガン ヒル）と業務提携しました。GST社は、大規模、超高速、SPICE精度の次世代EMIR（電源のエレクトロマイグレーションおよび電圧降下）解析ツール NanoRAIL™ を提供しています。ケイレックスはNanoRAIL™とその解析結果のビューアーを用いて、他社のRCパラメーター抽出ツール、回路シミュレーター等を統合した電源解析フローを構築するサービスを行います。
2010年4月1日	福岡テクノロジーセンターに半導体テストソリューション事業推進室を設置し、LSIテスター等を使用したLSIの評価技術ソリューションの提案、評価業務の受託を開始しました。
2010年1月25日	ケイレックスのパートナー、アノーバ・ソリューションズ社（以下、アノーバ）は 富士通マイクロエレクトロニクス株式会社と富士通VLSI株式会社が40nmライブラリー開発にアノーバの製品ChronoVA-LC（ライブラリーキャラクタライザー）を適用し、製品のタイミングクロージャーにも同社のChronoVA-SSTA（統計的なタイミング解析）を適用したことを発表しました。 アノーバのChronoVA-LCは、独自の統計的なセルタイミングモデルだけでなく、従来のタイミングモデル、CCS、CCS Compact、CCS Power、ECSM の生成にも使用されました。
	関連記事　2010年1月25日 「富士通マイクロ，TSMCの40nmプロセス向けSSTAライブラリを米AnovaのEDAツールで開発」 日経 Tech-On！
2009年12月1日	ケイレックスのパートナー、Satin IP Technologiesが、フランス グルノーブルで開催された IP-Embedded Systems Conference 2009 にてパネル討論に参加し、IPの品質向上手法を議論しました。
	関連記事   2009年11月19日 "Satin IP to Participate in Panel on Improving IP Quality vs. Losing Design Productivity at IP-ESC Conference" EDACafe <英語>
	関連記事   2009年11月16日 "Use formal, online communication to deliver design quality closure" EDA DesignLine <英語>
	関連記事   2009年11月16日 "Design Quality Closure : Enabling less design iteration at every handover in a design process" <英語> GSA Forum（Vol.16, No.4, 2009年12月）の記事
2009年10月30日	全国中小企業団体中央会が経済産業省の支援を得て実施する「ものづくり中小企業製品開発等支援補助金」事業（試作開発等支援事業）に、ケイレックスが光洋産業株式会社と共同で提案した「画像処理の組込みソフトウェアを活用した、清浄綿異物検査装置の試作開発」が採択されました。
	全国中小企業団体中央会の発表 2009年10月30日 「ものづくり補助金（試作開発等支援事業）の採択結果（第２回）について」
2009年10月19日	経済産業省（関東経済産業局）の平成２１年度戦略的基盤技術高度化支援事業に、ケイレックスが提案した「伝送モデルを統合するシステム・レベル電力・性能シミュレーションによるアーキテクチャ探索システムの研究開発」が採択されました。
	経済産業省（関東経済産業局）の発表 2009年10月19日 「『平成２１年度戦略的基盤技術高度化支援事業(平成２１年度補正予算事業)』第２次採択結果について～ものづくり基盤技術の開発への支援(委託費)３７件採択～」
2009年10月1日	環境システム事業部を新設し、まず、放射線モニタリング関連のシステムインテグレーション事業を開始しました。社内にはもともと、第１種放射線取扱主任者や核物理系を専攻していた技術者が在籍しており、新たに採用した放射線関連システムの専門家を加えて、開発チームを立ち上げました。今後、放射線モニタリングをはじめ、さまざまな環境システムに関わる事業を拡大していきます。
2009年8月12日	ケイレックス・テクノロジーが半導体産業新聞の「ベンチャー2009」（半導体関連ベンチャー企業紹介コーナー）に取り上げられました。ケイレックスのビジネスモデル、現在の業界状況から見た今後のパートナーシップのあり方などが紹介されています。
	半導体産業新聞の記事 2009年8月21日 「半導体ベンチャー2009 ケイレックス・テクノロジー（株）」
2009年8月1日	アクティブテクノロジー株式会社 と業務提携し、同社のAMBAバス対応論理検証IP "AXI@VIP" および "AHB@VIP" の販売を開始しました。SystemVerilogによるシミュレーション環境で、ARMプロセッサ搭載システムのランダム検証環境を容易に構築することができます。AXIプロトコルとAHBプロトコルをサポートします。
2009年7月27日	ケイレックスのパートナー、株式会社アノーバ・ソリューションズの統計的回路解析ツールがTSMCのリファレンスフロー10.0に採用されました。
	関連記事　2009年7月27日 "Anova’s Variation Analysis Software Included in TSMC Reference Flow 10.0" EDACafe <英語>
2009年7月14日	ケイレックスのパートナー、Satin IP Technologies社がトッパン・フォトマスク・フランス社およびXYALIS社とともに、Crystal partnership programにおいてDesign for Mask Manufacturing (DFMM) の技術を共同開発すると発表しました。Crystalは欧州の共同R&DプログラムでCluster for Application and Technology Research in Europe on NanoElectronics (CATRENE)がスポンサーです。
	関連記事　2009年7月14日 "Satin IP Technologies, Toppan Photomasks and XYALIS Partner to Improve Design for Mask Manufacturing" Business Wire <英語>
2009年7月13日	ケイレックスのパートナー、Satin IP Technologies社がST Microelectronics社とSoC向けの半導体IPの設計品質保証システムを構築したと発表しました。
	関連記事　2009年7月13日 "Satin IP Technologies Helps STMicroelectronics Achieve IP Design Quality Closure" Business Wire <英語>
2009年5月1日	財団法人福岡県産業・科学技術振興財団より、LSI設計試作センター（福岡システムLSI総合開発センター内） の運用サポート業務を受託、 5月1日よりサポート業務を開始しました。また福岡サテライトオフィスを福岡テクノロジー・センターに改称しました。
2009年3月	フランス、Satin IP Technologies社 の製品 "VIP Lane" の販売、サポート、インテグレーションサービスを開始しました。 "VIP Lane"を通して、イントラネットでIPを含むSoC設計の品質モニタリング環境を提供します。
2009年3月	米国、Solution-Soft Systems, Inc. のバーチャルクロックソフトウェア "TimeMachine" の販売・サポートを開始しました。 日付・時刻を扱うさまざまなアプリケーション・ソフトのテスト、トレーニングに応用できます。
2009年1月16日	ケイレックスのパートナー、株式会社アノーバ・ソリューションズは、同社のライブラリーキャラクタライザー ChronoVA™-LCが富士通マイクロエレクトロニクス株式会社の40nmスタンダードセルライブラリー開発に適用されたことを発表しました。
	関連記事　2009年1月16日 「Anova SolutionsはChronoVA™製品 (ChronoVA-LC) でNCCM (Non-linear Continuous Cell Model)をリリースし、富士通マイクロエレクトロニクスで40nmプロセスのライブラリー開発に適用された事を発表した」 Business Wire
2009年1月1日	独立行政法人新エネルギー・産業技術総合開発機構（NEDO技術開発機構）の平成20年度イノベーション実用化助成事業「半導体製造ばらつきを応用した低消費電力LSI設計技術の実用化開発」を、株式会社アノーバ・ソリューションズから承継しました。
2008年12月10日	株式会社アノーバ・ソリューションズと業務提携しました。
	関連記事　2008年12月10日 「SSTAツールのアノーバ，EDA環境整備サービスのケイレックスが業務提携」 日経BP社 Tech-On！
2008年10月	社団法人日本半導体ベンチャー協会（JASVA）の協会誌「JASVAマガジン」2008秋号(No.32）にKeirexの紹介記事が掲載されました。 JASVAマガジンの記事
2008年2月6日	EDSF 2008の関連記事として、ケイレックスのパートナーであるFenix Design Automation社の紹介記事が掲載されました。 「『大手EDAベンダーが作らない製品を提供』，ライブラリの整合性チェック・ツールの蘭Fenixが語る」 日経BP社 Tech-On！
2008年1月	シリコン・テスト・テクノロジーズ株式会社の教育講座（オンサイト）「テストエンジニアのためのDFT技術セミナー（2日間コース）」の紹介、代理販売を開始しました。
2007年12月	株式会社ひびきのシステムラボのSTEERSIP（SiPモデリング用3次元CAD）の代理販売を開始しました。また同製品のカスタマイズサービス並びにインテグレーションサービスも行います。
2007年12月	ジェネシス・テクノロジー株式会社より半導体テストソリューションに関わるGTL技術（テスタ共通の上位言語）および関連ソフトウエア（テスタナビゲータを含む）等の技術供与を受けました。これら技術を利用したソリューションビジネスを展開します。
2007年8月	財団法人福岡県産業・科学技術振興財団より3次元半導体パッケージ設計手法に関する各種特許、プログラムの実施権を許諾されました。これら技術を用いたソリューションビジネスを展開します。
2006年7月	オランダ、Fenix Design Automation社のライブラリーの一貫性チェック、QAサインオフツール CrossFire™ の代理販売、 技術サポートならびにその周辺でのインテグレーション開発を開始しました。
2006年7月	株式会社半導体理工学研究センター（STARC）と業務提携しました。90nm時代のシステムLSI設計技術を集約した「STARCAD-21®」の販売・技術サポートを行います。
	関連記事　2006年7月9日 「STARCの『STARCAD-21』，ケイレックス経由で市場に」 日経BP社 Tech-On！
2006年7月	株式会社半導体先端テクノロジーズ（Selete）の支援で開発した半導体レイアウトの次世代標準フォーマットOASISの検査データ、「OASISmark2005」を本格販売開始しました。
2006年1月	電子材料2006年1月号（株式会社 工業調査会 刊）の記事「ベンチャー企業の実像を探る（第39回）」にケイレックス・テクノロジーの紹介が掲載されました。
2006年1月23日	日本EDAベンチャー連絡会（JEVeC）の設立とともに、正会員として入会しました。
2005年9月	日本学術振興会 産学協力委員会「システムデザイン・インテグレーション第177委員会」の委員を委嘱されました。
2005年4月	大阪サテライトオフィス（大阪駅前）を開設しました。
2005年3月	Silicon Integration Initiative （Si2） に正会員として入会しました。
2005年2月	米国、Solution-Soft Systems, Inc. のGDS2圧縮ツールおよびネットワーク転送ツールの代理販売を開始しました。
2004年12月	日本半導体ベンチャー協会（JASVA）に入会しました。
2004年12月	福岡サテライトオフィス（福岡システムLSI総合開発センター内）を開設しました。
2004年7月28日	半導体産業新聞にケイレックス・テクノロジーの紹介記事が掲載されました。
2004年6月27日	日経産業新聞にケイレックス・テクノロジーの紹介記事が掲載されました。
2004年4月1日	ケイレックス・テクノロジー株式会社の業務を開始しました。